标签：Synopsys

SaberRD 是 Synopsys 旗下用于电力电子系统和多域物理系统仿真与虚拟样机验证的工具，其核心基于成熟的 Saber 仿真技术，支持电气、机械、热、液压等多域建模，常用于汽车、航空航天、工业电源等领域的设计分析与可靠性验证。 可用版本: 2025.x , … Synopsys SaberRD 2025.12 SaberRD 的主要功能 真正的多域建模 在一个环境中捕获电气、磁性、机械、热、液压和其他物理域。例如，您可以在不离开工具的情况下对热量如何影响电机扭矩或流体系统如何与电子阀相互作用进行建模。 广泛的模型库和 HDL 支持 您可以访问超过 30,000 种组件模型，涵盖 IGBT、MOSFET、二极管、传感器、电机等。行为模型和基于物理的模型都是根据真实数据进行表征的。SaberRD 支持 MAST 和 VHDL-AMS 进行模拟和混合信号建模，您可以导入用 C、C++、Fortran 和标准 SPICE 编写的模型。还支持通过 FMI 标准的功能模型单元。这意味着您可以重用经过验证的部分，并在适当的抽象级别编写新模型。 协同仿真和工具互作性 SaberRD 使用 FMI 等标准与其他仿真器（例如用于控制的 MATLAB/Simulink、用于数字逻辑的 ModelSim 或 VCS）交换数据。其内置的事件驱动数字模拟器将逻辑与模拟信号一起调度，并运行数字块的速度远远快于强制 SPICE 引擎处理数字时序。 稳健性和可靠性分析 通过运行参数扫描、蒙特卡洛和灵敏度研究以及最坏情况应力分析，超越标称作。注入短路、开路和卡住故障以评估功能安全（例如，ISO 26262 合规性）。自动故障活动及早突出弱点，帮助团队设计更安全的系统 More for English: Synopsys SaberRD 2025.12

Saber 是由 Synopsys 公司开发的一款专业电子系统仿真软件(主要用于电力电子、机电一体化、汽车电子等领域),专注于高精度复杂系统的设计与验证，尤其在汽车电子、航空航天、工业电力电子等领域具有显著优势。它支持混合信号（模拟+数字）、机电热耦合仿真，并提供详细的器件级模型库。 可用版本: 2025.x , … Synopsys Saber 2025.12 Saber功能与特点 ‌仿真能力‌：支持时域、频域、故障模式分析，内置5种算法解决收敛问题，并采用 Calaveras 专利算法提升性能。 ‌建模方式‌：支持 MAST、VHDL-AMS、C/Fortran 建模，可导入 SPICE 和 Simulink 模型，模型库超过30,000个器件。 ‌线束设计‌：SaberES Designer 提供从概念到制造的一体化电气系统设计流程，支持变体管理和3D MCAD 数据交换。 ‌功能安全‌：提供符合 ISO 26262 的 Saber Functional Safety 组件，支持故障注入和仿真结果导出。‌‌ More for English: Synopsys Saber 2025.12

Synopsys SaberEXP 是用于‌电源、变换器和电机驱动早期设计探索‌的电路仿真软件，SaberEXP是一款分段线性（PWL）电路仿真器，它凭借最快的仿真收敛速度，使设计团队能够尽早开始工作，并在物理实现之前验证其电源/转换器和电机驱动设计。它提供了一种可扩展的仿真解决方案，可通过无缝导出到SaberRD中，加速电力电子设计，从而实现高保真度的大型系统设计，从而降低开发成本。 可用版本: 2025.x , … Synopsys SaberEXP 2025.12  核心特性 ‌分段线性（PWL）求解器‌：相比 SPICE 类工具，仿真速度更快、收敛性更好，且无积分误差。 ‌高速混合求解‌：结合事件队列和模拟 PWL 求解器，自动按电路时间常数计算步长。 ‌高抽象模型库‌：涵盖电气、机械、热、磁和控制领域，适合早期概念验证。 ‌快速稳定性分析‌：内置 Periodic AC 分析，可直接验证开关电源稳定性，无需手动推导平均模型。 ‌统计仿真能力‌：支持参数扫描和蒙特卡洛分析，用于优化系统鲁棒性。‌‌ More for English: Synopsys SaberEXP 2025.12

Synplify FPGA 综合软件是用于创建高性能且高性价比 FPGA 设计的行业标准。该软件支持最新的 VHDL 和 Verilog 语言构造，包括 SystemVerilog 以及 VHDL-2008/2019 标准。此外，Synplify 软件支持来自 Achronix、Intel、Lattice、Microsemi 和 AMD/Xilinx 等多家供应商的 FPGA 架构，且仅需单一的 RTL 和约束源即可实现跨平台支持。 Synplify 综合工具还具备高性能、更快的运行速度、旨在降低成本与功耗的面积优化功能，以及支持增量式设计和团队协作设计的能力，从而加速 FPGA 设计开发流程。 可用版本: 2026.x , 2025.x , … Synopsys Synplify FPGA Apex With Identify 2026.09 Win/Linux64 Synplify 特性 全面支持 Verilog、SystemVerilog 和 VHDL 在时序性能和面积/成本优化方面提供卓越的综合结果质量 (QoR) 支持高可靠性及安全关键型设计（包括符合 DO-254、ISO 26262 和 IEC 61508 标准的设计） 缩短运行时间：每个许可证支持多达 8 个处理器，运行速度最高可提升 3 倍 支持单机或多机环境下的分布式综合 提供静态时序分析与报告功能，用于评估设计性能，并通过反向标注（back-annotation）与布局布线后的性能进行关联分析 集成 Identify RTL 调试器，可快速定位功能错误 支持故障注入与调试，用于评估安全与高可靠性特性的有效性 配备 HDL Analyst 交互式图形化分析与调试工具，支持设计诊断、问题隔离以及功能与性能分析 利用 HDL Analyst 和层次化调试流程实现高级设计调试与诊断 包含 FSM Compiler 和 FSM Explorer，可自动提取并优化 RTL 级有限状态机 (FSM) 与 VCS® 和 Verdi 工具集成 支持脚本编写及 Tcl/Find 功能，实现流程自动化以及可定制的综合、调试与报告生成 More for English: Synopsys Synplify FPGA Apex With Identify 2026.09 Win/Linux64

PrimeSim HSPICE 是业界公认的电路仿真“黄金标准”，提供经代工厂认证的 MOS 器件模型，并采用最先进的仿真和分析算法。PrimeSim HSPICE 广泛应用于芯片/封装/电路板/背板信号完整性仿真、单元和存储器特性分析以及模拟混合信号 IC 设计，是业界最受欢迎、最值得信赖且功能最全面的电路仿真器。 可用版本: 2026.x , 2025.x , … Synopsys PrimeSim HSPICE With WaveView 2026.03 PrimeSim™ SPICE 是一款高性能 SPICE 电路仿真器，适用于模拟、射频和混合信号应用。PrimeSim SPICE 提供独特的多核/多机扩展能力，并支持 GPU/CPU 上的异构计算加速，从而在保证签核精度的前提下实现更快的运行速度。PrimeSim SPICE 支持高频噪声分析和高效的 S 参数处理，同时为周期性和非周期性时域及频域应用提供高级分析功能。PrimeSim SPICE 与 PrimeWave™ 设计环境完全集成，后者是一个全新架构的设计环境和波形查看器，集成了分析和显示功能，可显著提高工作效率。PrimeSim SPICE 是 PrimeSim™ 可靠性分析的核心引擎，PrimeSim™ 可靠性分析包含一套全面的解决方案（故障仿真、静态电路检查、IR/EM、变差分析），可分析产品生命周期的各个阶段，从早期到报废。 More: Synopsys PrimeSim HSPICE With WaveView 2026.03

PrimeSim HSPICE is the industry’s ‘gold standard’ for accurate circuit simulation and offers foundry-certified MOS device models with state-of-the-art simulation and analysis algorithms. With extensive usage in chip/package/board/backplane signal integrity simulation, cell and memory characterization, and analog mixed signal IC design, PrimeSim HSPICE is the industry’s most popular, trusted and comprehensive circuit simulator. Available versions: 2025.x , 2024.x ,… Synopsys PrimeSim HSPICE 2025.6 Win64 Tested Picture PrimeSim™ SPICE is a high-performance SPICE circuit simulator for analog, RF, and mixed-signal applications. PrimeSim SPICE offers a unique multi-core/multi-machine scaling and heterogeneous compute acceleration on GPU/CPU delivering faster runtime with sign-off accuracy. PrimeSim SPICE supports high-frequency noise analysis, efficient S-Parameter handling while offering advanced analysis capabilities for periodic and non-periodic time-domain and frequency-domain...

QuantumATK原子尺度建模软件能够进行大规模、更逼真的材料模拟，它将从第一性原理密度泛函理论（DFT）到半经验和经典力场分析等多种模拟方法集成到一个易于使用的平台中。QuantumATK加速了半导体和材料的研发，并通过在众多高科技行业的材料筛选过程中实现更高效的工作流程，降低了时间和成本。 Available versions: 2025.x ,2024.x ,2023.x ,… Synopsys QuantumATK 2025.06 Tested Picture QuantumATK X-2025.06 版本新增功能和改进亮点包括：针对半导体行业及其他领域，针对不同原子尺度建模方法和应用的改进。 DFT 和半经验方法的 GPU 加速 体材料和 NEGF 器件计算中最耗时的部分（包括 SCF、能带结构、PDOS、PLDOS 和透射光谱）平均加速 10 倍以上。 支持多节点和多 GPU，加速倍数与 GPU 数量呈线性关系。 使用 DFT 计算 5,000 个原子或使用半经验 NEGF 计算 30,000 个原子的运行时间从数天缩短至数小时。 CPU 上的 DFT 性能改进 所有 SCF 计算速度提升约 2 倍 &使用 MetaGGA、GGA 和 Hubbard U 对中小规模体系（几百个原子）进行几何优化。 PDOS、FatBandstructure 和 MAE 分析速度提升高达约 5 倍，且速度提升幅度随投影数量的增加而增加。 更广泛的机器学习势 (MLP) 支持 用于训练新的通用 MACE 模型并针对特定体系/过程进行微调的框架，可提高精度。 用于导入、快速测试和使用基于 DeepMD、ORB、SevenNet、MACE、CHGNet 等的新兴 MLP 模型的接口。 MLP 的多 GPU 加速可实现大规模 MD 模拟，例如： 使用 MACE 模拟 100,000 个原子，使用 MTP 模拟 1,000,000 个原子。 室温扩散 模拟室温扩散和提取扩散系数的新方法： 加速集体可变超动力学 (CVHD) 比标准 MD 模拟速度提升高达 300 倍，能够捕捉罕见事件。 采用新的 Lanczos 和 ARTn 鞍点搜索方法的自适应动力学蒙特卡罗 (AKMC) 能够迭代地探测新的状态、可能的跃迁以及它们之间的能量势垒。 表面工艺模拟改进 支持沉积/蚀刻工艺中复杂的衬底形状，例如 U 形和二维材料。 采用可变时间步长的 MD 模拟，可精确模拟冲击过程。 无需在整个模拟过程中使用较小的时间步长即可实现表面过程。 改进的NEB反应势垒方法 用于在NEB中设置复杂反应路径的新型顺序IDDP方法。 改进和加速NEB反应路径优化的新技术。 将NEB与用于鞍点搜索的新型Dimer和Lanczos方法相结合，可使过渡态搜索和反应势垒计算的速度提高2-3倍。 访问QuantumATK 文档页面 有关安装指南、手册、入门教程等更多详细信息。 More Information in English:...

Synopsys Euclide IDE 简化了 RTL 代码编写，提供实时错误检测，并针对 SystemVerilog 和 UVM 开发中的设计和验证流程优化代码。它提供针对 Synopsys VCS 仿真和 ZeBu 仿真优化的上下文相关自动补全和内容辅助功能，从而在整个项目周期中提升代码质量。Euclide 集成了 Verdi 调试功能，可提供即时反馈，最大限度地减少实现错误并提高项目收敛速度。 可用版本: 2025.x , 2024.x , 2023.x ,… Synopsys Euclide 2025.06 Linux Tested Picture 主要优势 加速编码 提供自动补全、信号快速参考和模块实例化功能 快速检查 在编写代码的同时进行实时检查，通常只需几秒钟即可生成反馈 易于审查 轻松浏览设计和测试平台层次结构，并使用语义着色进行查看 More Information in English: Synopsys Euclide 2025.06 Linux

Synplify FPGA综合软件是业界公认的高性能、高性价比FPGA设计标准。Synplify软件支持最新的VHDL和Verilog语言结构，包括SystemVerilog和VHDL-2008/2019。此外，该软件还支持来自众多FPGA厂商的FPGA架构，例如Achronix、Intel、Lattice、Microsemi和AMD/Xilinx，所有架构均可通过单一的RTL和约束源进行综合。 可用版本: 2025.x ,2024.x ,2023.x ,… Synopsys Synplify FPGA 2024.09 Win/Linux64 Tested Picture 此外，Synplify 综合工具提供高性能、更快的运行速度、面积优化以降低成本和功耗，以及增量式和团队设计功能，从而加快 FPGA 设计开发速度。 它包含 TMR 和 HAMMING-3 for FSM 等功能，可自动创建高可靠性设计，例如用于医疗、汽车、工业自动化、通信、军事和航空航天等领域的设计。 Synplify 功能 高级 Verilog、SystemVerilog 和 VHDL 支持 最佳结果质量 (QoR)，实现时序性能和面积/成本降低 支持高可靠性和安全关键型设计，包括 DO-254、ISO 26262 和 IEC 61508 标准 加速运行时间，运行时间最高可达 3 倍，每个许可证最多支持 8 个处理器 分布式综合，支持单机或多机应用 静态时序分析和报告，用于衡量设计性能，并进行反向注释，以关联布局布线后的性能。 集成 Identify RTL 调试器，可快速查找功能错误 故障注入和调试支持，用于衡量安全性和高可靠性特性的有效性 HDL Analyst 交互式图形分析和调试工具用于设计诊断、问题隔离以及功能和性能分析 通过 HDL Analyst 和分层调试流程进行高级设计调试和诊断 FSM Compiler 和 FSM Explorer 用于从 RTL 中自动提取和优化有限状态机 与 VCS® 和 Verdi 集成 支持脚本和 Tcl/Find，用于流程自动化以及可自定义的综合、调试和报告 More Information in English: Synopsys Synplify FPGA 2025.03 SP1 Win/Linux64