标签：Siemens

Calibre Design Solutions 是 IC 验证领域的行业领导者，提供完整的 IC 验证和 DFM 优化 EDA 平台，可加快从创建到制造的设计速度，满足所有签核要求。 可用版本: 2026.x , 2024.x , 2023.x , … Siemens Calibre 2026.1 Linux Calibre 设计解决方案组合 Calibre 设计解决方案提供 EDA 行业中最精准、最值得信赖、性能最佳的 IC 签核验证和 DFM 优化。 Calibre 物理验证 Calibre nmDRC 平台为代工厂、IDM 和无晶圆厂公司提供适用于所有节点和工艺的全面创新验证技术。 Calibre 电路验证 业界领先的 Calibre 电路验证工具套件包括版图与原理图 (LVS) 检查、可靠性验证和寄生参数提取。 Calibre 可靠性验证 Calibre 可靠性验证根据电气和物理设计规则执行检查，并优化版图以降低 IC 早期或灾难性故障的风险。 Calibre 面向制造的设计 Calibre DFM 工具套件包括良率分析、可印刷性和性能验证工具，可提高良率并优化 IC 设计。 Calibre 接口 Calibre nmPlatform 可与所有主流的定制设计工具和布局布线系统集成，并可与各种专业设计工具兼容。 More: Siemens Calibre 2026.1 Linux

Tessent 硅生命周期管理解决方案包括高级调试、安全功能和生命周期数据分析，以应对当今硅生命周期不断变化的挑战。 可用版本: 2026.x , 2024.x , 2023.x , … Siemens Tessent 2026.2 Linux64 利用一流的可测试性设计 (DFT)、调试和在轨监控解决方案以及强大的数据分析功能，确保最高的测试质量，加速良率提升，并在整个芯片生命周期内提高安全性、可靠性和稳定性。 Tessent 高级 DFT 利用市场领先的逻辑和存储器测试产品，应对当今复杂 SoC 和芯片组在轨测试的挑战。这些产品将各种功能整合到一个强大的测试流程中，确保芯片的全面覆盖。 Tessent 嵌入式分析 利用嵌入式分析提供的可操作洞察，缩小生产力差距，缩短总开发时间，加速调试，降低风险和成本，确保及时进入市场。 Tessent 良率学习 缩短良率提升时间，管理生产偏差，并恢复由系统性缺陷导致的良率。建立良率学习解决方案，识别导致良率低的系统性缺陷，从而节省时间和成本。 Tessent 安全保障 使用 Tessent 提供的解决方案，实现安全保障技术的自动化应用，从而降低风险并满足相关标准和法规要求。 More: Siemens Tessent 2026.2 Linux64

Aprisa 是一款面向现代 SoC 的以详细布线为中心的物理设计解决方案。无论您的目标是加快流片速度、降低总体拥有成本，还是实现最低功耗，Aprisa 都凭借其专利技术和一流的支持，确保您取得成功。 Aprisa 为复杂的数字 IC 设计提供完整的顶层分层设计和模块级实现功能。其以详细布线为中心的架构和分层数据库，能够在极具竞争力的运行时间内实现快速设计收敛和最佳结果质量 (QoR)。 可用版本:2025.x , 23.x , … Siemens Aprisa 2025.4 Linux Tested Picture 缩短设计收敛时间 统一的数据模型将真实的布线信息和寄生参数引入流程中的任何引擎和步骤。设计人员可以在布线前阶段就自信地了解其设计可实现的功耗、功耗和功耗比 (PPA)，从而大幅减少全流程迭代次数。 AI 驱动的宏布局技术 只需经验丰富的设计师所需时间和精力的一小部分，即可实现专家级设计师品质的宏布局。无需进行全流程迭代即可锁定给定设计的最佳宏布局。 低功耗专利技术 将低功耗作为功耗敏感型设计的主要设计指标，同时不牺牲性能。设计人员可以选择满足其最佳 PPA 的权衡方案，从而减少流片最后阶段的功耗清理工作。 More for English: Siemens Aprisa 2025.4 Linux

Solido Design Environment is a comprehensive AI-powered design environment for all SPICE-level design and verification, and is a single unified solution for nominal and variation analysis. Used by thousands of designers to produce the most competitive products in hp computing, AI, IoT, automotive and mobile applications. Brute force-accurate signoff variation 1000X faster Orders of magnitude faster than brute-force simulation Full coverage verification across PVTs and Monte Carlo Brute-force Monte Carlo and SPICE accurate high-sigma verification Variation-aware design sensitivity, debugging and optimization Comprehensive design environment to boost engineering efficiency Significantly reduces documentation time/effort Identifies design weaknesses previously undetectable Easy to use and deploy Intuitive GUI for interactive design and analysis GUI or batch mode Works with all process technologies Integrated with...

The Questa advanced simulator is the core simulation and debug engine of the Questa verification solution; the comprehensive advanced verification platform capable of reducing the risk of validating complex FPGA and SoC designs. Available other versions: 2024.1 ,10.7 Siemens Questa Advanced Simulator 2025.1 Linux Tested Picture The QuestaSim verification solution delivers on these requirements for complex SoC designs. QuestaSim achieves industry-leading performance and capacity through aggressive, global compile and simulation optimization algorithms for SystemVerilog, VHDL, and SystemC. Meanwhile, its Questa Visualizer debug environment provides high-performance, high-capacity debugging for dramatic regression throughput improvements when running large test suites. QuestaSim Benefits Industry-leading high performance multi-language simulator High-performance, high-capacity unified debug Reference simulator for LRM compatibility UVM, SystemVerilog, VHDL, SystemC, and mixed language...

PowerPro offers the most comprehensive set of features to RTL designers to “design-for-low-power”. It offers power estimation for both RTL and Gate-level designs, early power checks to quickly find power issues during RTL development and clock and memory gating to optimize the design for power. Available versions: 2024.2 , 2022.1 , … Siemens PowerPro 2024.2 Linux Tested Picture PowerPro Power Analysis & Optimization Platform PowerPro offers the most comprehensive set of features to RTL designers to “design-for-low-power”. It offers power analysis for both RTL and gate-level designs, early power checks to quickly find power issues during RTL development and clock and memory gating to optimize the design for power. RTL Power Estimation PowerPro RTL Power Estimation delivers highly accurate estimations...